新思科技全新的ARC VPX DSPs可將物聯(lián)網(wǎng)、人工智能、汽車和聲音/語(yǔ)言處理設(shè)計(jì)的功耗和面積降低三分之二
重點(diǎn)：
加利福尼亞州山景城2021年10月13日 /美通社/ -- 為滿足嵌入式應(yīng)用對(duì)功耗、性能、面積（以下簡(jiǎn)稱PPA）的更大需求，新思科技（納斯達(dá)克代碼：SNPS）今日宣布，已使用全新的128位ARC VPX2和256位ARC VPX3 DSP處理器擴(kuò)展其DesignWare® ARC®處理器IP核組合產(chǎn)品。新增的產(chǎn)品與性能更高的512位ARC VPX5 DSP處理器采用了相同的VLIW/SIMD架構(gòu)，可有效將功耗和面積降低三分之二。ARC VPX DSP IP核系列可通過(guò)優(yōu)化嵌入式工作負(fù)載所需的獨(dú)特PPA來(lái)幫助開發(fā)者們實(shí)現(xiàn)更高的設(shè)計(jì)靈活性，這些嵌入式工作負(fù)載包括IoT傳感器融合、雷達(dá)和激光雷達(dá)處理、發(fā)動(dòng)機(jī)控制、聲音/語(yǔ)言識(shí)別、自然語(yǔ)言處理和其他邊緣AI應(yīng)用等。
Neuchips首席運(yùn)營(yíng)官CL Chen表示：“可嵌入人工智能的設(shè)備對(duì)能夠高效處理各種DSP和機(jī)器學(xué)習(xí)工作負(fù)載的專業(yè)處理器有著日益增加的需求，新思科技擴(kuò)展了ARC VPX處理器系列來(lái)支持各種矢量長(zhǎng)度，開發(fā)者們通過(guò)使用新思科技的系列產(chǎn)品可以在設(shè)計(jì)中實(shí)現(xiàn)高性能信號(hào)處理，進(jìn)而設(shè)計(jì)出更廣泛的應(yīng)用?！盢euchips是一家臺(tái)灣的初創(chuàng)公司，在人工智能特定計(jì)算解決方案領(lǐng)域處于領(lǐng)先地位。
Tirias Research首席分析師Jim McGregor表示：“新思科技的ARC DSP處理器產(chǎn)品組合通過(guò)擴(kuò)展，可支持更小的矢量，能夠在尺寸、功耗和散熱受限的系統(tǒng)中實(shí)現(xiàn)信號(hào)處理和人工智能。此外，憑借超高浮點(diǎn)性能和功能安全合規(guī)性，VPX處理器系列產(chǎn)品非常適用于增長(zhǎng)迅速的IoT應(yīng)用，如汽車、醫(yī)療系統(tǒng)和工業(yè)自動(dòng)化等。目前全球已有超過(guò)250家客戶正在使用新思科技的ARC處理器，每年出貨總計(jì)超過(guò)25億枚基于ARC處理器的芯片?！?
可擴(kuò)展和高度可配置的DSP處理器
經(jīng)過(guò)優(yōu)化，這款矢量長(zhǎng)度較小的ARC VPX2和VPX3 DSP處理器可實(shí)現(xiàn)高度并行處理，同時(shí)最大限度地降低能耗和面積，并采用單核或雙核配置以滿足各種應(yīng)用要求。每個(gè)VPX內(nèi)核均包含一個(gè)標(biāo)量執(zhí)行單元和多個(gè)矢量單元，支持8位、16位和32位SIMD計(jì)算。VPX DSP支持半精度、單精度和雙精度浮點(diǎn)格式，且每個(gè)VPX內(nèi)核最多有三個(gè)浮點(diǎn)流水線可用。線性和非線性代數(shù)函數(shù)中使用的特殊數(shù)學(xué)函數(shù)，采用獨(dú)特的硬件加速處理方式，可以提供高精度結(jié)果。全新的VPX DSPs包括對(duì)指令集架構(gòu)（ISA）和負(fù)載/存儲(chǔ)帶寬的增強(qiáng)，對(duì)于使用了快速傅里葉變換（FFT）等常見(jiàn)DSP 函數(shù)的已有產(chǎn)品，最高可提升兩倍性能。 此外，安全增強(qiáng)型ARC VPX2FS和VPX3FS集成了硬件安全特性，包括內(nèi)存和接口的糾錯(cuò)碼（ECC）保護(hù)、安全監(jiān)視器和鎖步機(jī)制，有助于開發(fā)者們實(shí)現(xiàn)ISO 26262 ASIL B級(jí)， ASIL C級(jí) 和 ASIL D級(jí)功能安全合規(guī)性的最嚴(yán)格標(biāo)準(zhǔn)。
綜合性的軟件開發(fā)環(huán)境
VPX2和VPX3處理器與新思科技ARC處理器一樣，由ARC MetaWare開發(fā)工具包支持。MetaWare開發(fā)工具包可提供專門優(yōu)化VPX硬件架構(gòu)的可變矢量長(zhǎng)度軟件編程模型，而MetaWare編譯器的自動(dòng)矢量化功能將順序代碼轉(zhuǎn)換為矢量操作可實(shí)現(xiàn)最大吞吐量。此外，結(jié)合包括DSP、機(jī)器學(xué)習(xí)和線性代數(shù)函數(shù)在內(nèi)的強(qiáng)大軟件庫(kù)集，MetaWare開發(fā)工具包提供了綜合性的編程環(huán)境，可加速實(shí)現(xiàn)最佳結(jié)果，并簡(jiǎn)化軟件可移植性。
新思科技IP核營(yíng)銷和戰(zhàn)略高級(jí)副總裁John Koeter表示，“我們將持續(xù)使用最新的VPX DSP處理器來(lái)擴(kuò)展新思科技的DesignWare ARC處理器系列，這也將持續(xù)鞏固我們?cè)谛袠I(yè)中的領(lǐng)先地位。新思科技為開發(fā)者們提供全系列可擴(kuò)展的、軟件兼容的DSP IP核解決方案，以滿足各種芯片的不同PPA需求。”
新思科技廣泛的DesignWare IP核組合包括邏輯庫(kù)、嵌入式存儲(chǔ)器、IO、PVT監(jiān)視器、嵌入式測(cè)試、模擬IP、接口IP、安全I(xiàn)P、嵌入式處理器和子系統(tǒng)。為了加速原型設(shè)計(jì)、軟件開發(fā)以及將IP核更快地整合進(jìn)芯片中，新思科技的“IP Accelerated”計(jì)劃可提供IP核原型設(shè)計(jì)套件、IP核軟件開發(fā)套件和IP核子系統(tǒng)。新思科技對(duì)IP核質(zhì)量的廣泛投資和全面的技術(shù)支持可以幫助開發(fā)者們降低整合風(fēng)險(xiǎn)，并加快上市時(shí)間。了解更多信息，請(qǐng)?jiān)L問(wèn)https://www.synopsys.com/designware。
供貨情況
更多信息，請(qǐng)?jiān)L問(wèn)此處。
ARC處理器虛擬峰會(huì)，2021年9月21日-22日
ARC處理器虛擬峰會(huì)旨在提供專業(yè)平臺(tái)以滿足開發(fā)者們對(duì)PPA的獨(dú)特要求。MIT的電氣工程與計(jì)算機(jī)科學(xué)系（EECS）助理教授Song Han在峰會(huì)的TinyML和高效深度學(xué)習(xí)主題報(bào)告中，介紹了TinyML技術(shù)如何幫助開發(fā)者們實(shí)現(xiàn)人工智能（AI）對(duì)數(shù)據(jù)、計(jì)算和功耗的特別要求，使設(shè)計(jì)更環(huán)保、更快速、更高效并且更具可持續(xù)性。點(diǎn)擊注冊(cè)回看本次活動(dòng)。
